Strong Junior / Middle FPGA/DSP

Інфозахист — український науково-виробничий центр та лідер галузі радіоелектронної розвідки. Понад 20 років ми створюємо апаратні та програмні рішення для посилення обороноздатності України. Спеціалізуємось на засобах радіорозвідки, протидії безпілотним літальним апаратам, засобах захисту та розвідки комп’ютерних мереж, створенні програмного забезпечення та інтеграції рішень провідних виробників світу.

Запрошуємо Strong Junior/Middle FPGA/DSP приєднатись до нашої команди.

Необхідні навички:

• Досвід реалізації DSP-алгоритмів для FPGA, ASIC або спеціалізованих DSP-процесорів
• Досвід розробки цифрового дизайну для FPGA або ASIC
  • Володіння мовами описання цифрових схем та верифікації Verilog / SystemVerilog
  • Базове знання інтерфейсних шин, в т.ч. memory-mapped (Avalon, AXI-4) та streaming (AXI-S, Avalon-ST)
  • Базове вміння працювати з timing constraints для FPGA
• Володіння MATLAB/Simulink (фокус на Signal Processing Toolbox, Fixed-point designer)

Буде плюсом:

• Досвід роботи з SDR трансиверами, зокрема реалізації DSP алгоритмів із використанням популярних SDR приймачів (за допомогою MATLAB, GNU Radio, Python, тощо)
• Досвід роботи з алгоритмами для обробки радіосигналів (виявлення сигналів, визначення характеристик, демодуляція тощо)
• Вміння працювати з git та OS Linux
• Володіння Python. Базове знання matplotlib, numpy, pandas.
• Інструменти для швидкої реалізації алгоритмів і автоматичної генерації коду (DSP Builder або System Generator for DSP/Vitis Model Composer; HDL Coder)
• Досвід роботи з SoC (Cyclone V SE, Arria 10 SX, Zynq тощо) та/або soft-core процесорами (Risc-V, Nios II, MicroBlaze або інші)
• Розуміння мови програмування C та особливостей написання вбудованого ПЗ
• Досвід взаємодії з Embedded Linux та систем збірки buildroot, yocta, тощо
• Досвід роботи зі швидкісними інтерфейсами (JESD204b, 10G Ethernet, тощо)

Основні задачі:

• Реалізація алгоритмів DSP на FPGA
• Розробка та верифікація цифрового дизайну
• Відлагодження розроблених алгоритмів на апаратних стендах
• Підготовка моделей в Matlab/Simulink для автоматичної генерації коду для FPGA

Ми пропонуємо:

• Бронювання співробітників відповідно до чинного законодавства.
• Справді унікальні проекти, які наближають нашу перемогу!
• Гнучкий графік роботи (пн-пт: 9-18, 10-19, 11-20).
• Гібридний формат роботи.
• Затишний сучасний офіс у місті Київ.
• Роботу в стабільній компанії.
• Компенсація професійного навчання.
• Курси англійської мови та тематичні speaking clubs.
• Відкритість до нових ідей та підходів, здорова та дружня комунікація всередині команд.
• 18 робочих днів відпустки, 2 day-off, покриття лікарняних, медичне страхування.

Шановні кандидати, ми розглянемо резюме протягом 10-ти робочих днів, та у разі позитивного рішення обов‘язково зв‘яжемося з Вами. Якщо Ви не отримали від нас зворотнього зв’язку, то наразі ми не готові запропонувати Вам дану посаду.